Bedankt voor uw aanvraag! Een van onze medewerkers neemt binnenkort contact met u op
Bedankt voor uw boeking! Een van onze medewerkers neemt binnenkort contact met u op.
Cursusaanbod
Grondbeginselen van de RISC-V-architectuur en overzicht van het ecosysteem
Het landschap van de RISC-V-instructiesetarchitectuur en marktadoptie
- De filosofie achter open ISA’s en het standaardisatieproces onder leiding van RISC-V International
- Begrijpen van de RISC-V-architectuur: load-store-mechanisme, registerbestand en bytevolgorde
- Vergelijking met ARM, x86 en POWER: voordelen en nadelen voor heterogene computing-toepassingen
- Beoordeling van de volwassenheid van het ecosysteem: SiFive, T-Head, Western Digital en de groeiende open-source gemeenschap rond siliciumontwerp
- Gestandaardiseerde interfaces: RISC-V Privileged ISA en Machine Software Abstraction Layer (MSBL)
Geheugenmodellen en naleving van ABI-standaarden
- Specificaties voor de onprivilegieerde architectuur: CSR-kaart, afhandeling van uitzonderingen en geheugenhiërarchieën
- De instructiesets RV32I en RV64I en naleving van ABI-regels voor crossplatform compatibiliteit
- Regels rond geheugentoewijzing en synchronisatie-instructies voor multiprocessorsystemen
RISC-V-assemblyprogrammering en compilers
Programmeren op laag niveau
- Basisintegersinstructies (I), vermenigvuldigen/deelen (M) en atomaire operaties (A)
- Strategieën voor programmeren rekening houdend met bitspreedte: 32- versus 64-bits RISC-V-systemen
- Aanroepconventies en beheer van stackframes in embedded- en real-time-systemen
Vaardigheden met de compilertoolchain
- De op LLVM gebaseerde toolchain: Clang, LLVM en Binutils voor crosscompilatie naar RISC-V
- Configuratie van linker-scripts, geheugenlay-outs en secties voor bare-metal en RTOS-omgevingen
- Compilerintrinsieken, optimalisatieniveaus en profileringsgestuurde code-optimalisatie
- Workflows voor het ontwikkelen van eigen open-source toolchains: bouwen, testen en pakketten maken voor GCC of Clang
Ontwikkeling van embedded-systemen en real-time besturingssystemen
Programmeren zonder besturingssysteem en in RTOS-omgevingen
- Rust voor system-programmering op RISC-V: veilige geheugenbeheersing, abstracties en bare-metal ontwikkeling
- Ontwikkeling van device drivers en toegang tot geheugenkaarten zonder gebruik van het standaard-bibliotheekpakket No-Std
- Ontwikkeling van BSP’s voor Zephyr RTOS en Buildroot op RISC-V-systemen
- Programmeren van hardware-interfaces: GPIO, I2C, SPI, UART en DMA-controllers
Optimalisatie van energieverbruik en prestaties
- Beheer van powerdomains, schakelen tussen stroombesparende modi en efficiëntieoptimalisaties
- Prestatieanalyse tot op het cyclusniveau met simulatieprofilerings-tools en hardware-performance-counters
- Optimale instellingen voor interruptbehandeling in veiligheidskritische real-time-toepassingen
Ontwikkeling van Linux-kernels en bootloaders voor RISC-V
Bootfirmware en ontwikkeling van bootloaders
- OpenSBI: implementatie van SBI-standaarden en ontwikkeling van bootfirmware
- UEFI/EDK II op RISC-V: bouw van moderne bootstacks voor firmwareontwikkeling
- Aanpassing van Coreboot en U-Boot voor single-boardcomputers gebaseerd op RISC-V
Integratie met de Linux-kernel
- Bijdragen aan de standaard-Linux-kernel: configuratie van device trees, CPU-topologie en AIA-interruptcontrollers
- Aanpassing van vendor BSP’s en kernelinstellingen voor specifieke SoC-ontwerpen
- Ondersteuning voor bestandssystemen, netwerkprotocollen en containerisatie (Docker, Kubernetes) op RISC-V-systemen
Ontwerp van RISC-V SoC’s en FPGA-prototyping
Architectuurontwerp van multicore-SoC’s en integratie
- Methoden voor het ontwerpen van Network-on-Chip (NoC)-architecturen op basis van RISC-V-processoren
- Axi4/CHI-cachecoherentie en communicatiemechanismen tussen meerdere processoren
- Integratie van open-source IP-blokken zoals OpenCores, ChIPS Framework en commerciële RTL-componenten
- Ontwerp van busmatrices en integratie van geheugencontrollers (DDR, SRAM, eMMC, PCIe)
Prototypen maken met FPGA’s
- Synthese en implementatie van RISC-V-kernen in FPGA’s: bijvoorbeeld BOOM, VexRiscv of PULP
- Verificatiemethodologieën gebaseerd op SystemVerilog Assertions (SVA) en UVM-functionaliteitstests
- Gebruik van formele verificatietools en property-based testing bij validatie van RISC-V-kernen
RISC-V-vector-extensies en toepassingen in gespecialiseerde sectoren
Diepgaande studie van de RVV-vectorextensies
- Vector-load/store, vector-gestuurde vermenigvuldiging en toevoeging (VFMA) en versnelling van matrixberekeningen
- Gebruik van variabele lengte-vectorbewerkingen (VL, VLEN) voor optimalisatie volgens workload-behoeften in SIMD-uitvoeringen
- Maskeroperaties, segmentbeheer en flexibiliteit betreffende datatypen ten behoeve van DSP- of ML-toepassingen
Ontwerp van gespecialiseerde DSP-blokken en instructies
- Vormgeving van gespecialiseerde versnellers via aangepaste instructie-extensies en CBAR-gebaseerde operandinterfaces
- Aanpassing van de compilerfront-end om nieuwe instructies te genereren en code-uitvoer te bepalen
- Strategieën voor taakverdeling tussen hardware en software bij integratie in productie-SoC’s
AI-versnelling en edge-machine learning op RISC-V
Ontwerp en implementatie van NPU’s voor RISC-V-processoren
- Architectuur van Neural Processing Units: gebruik van systele-arrays, tensorcores en compressietechnieken voor gegevensopslag op chip niveau
- Quantisatietechnieken zoals INT8, INT4 en FP8 om AI-modellen geschikt te maken voor implementatie op RISC-V-systemen
- Integratie met populaire ML-frameworks: TensorFlow Lite Micro, ONNX Runtime en PyTorch Edge
Heterogene computing-oplossingen voor AI-taken
- Samenwerking tussen RISC-V-hostprocessor en een toegevoegde NPU voor real-time inferentieprocessen
- Optimalisatie van geheugengebruik: efficiënt beheer van HBM- of DDR-bandbreedte ten behoeve van zware AI-modellen
- Berekening van thermische belasting en energieverbruik bij edge-AI-inferentiesystemen
Hardwarebeveiliging en vertrouwelijke computing op RISC-V
Fysieke geheugenbescherming en veilige uitvoering
- Mogelijkheden van Physical Memory Protection (PMP) en technieken rond beveiligde paginatoewijzingen
- Beveiligingsarchitecturen zoals Trusted Execution Environments of Secure Enclaves: implementatie van OP-TEE, SEV-gerelateerde uitvoeringsomgevingen
- Bouwstenen voor beveiligde bootketens: vertrouwensbronnen, secure-bootmethoden en attestatie bij het opstarten
Versnelling van cryptografische operaties
- RISC-V-cryptografische extensies (Zk, Zkr, K-extensies) voor versnelling van SHA, AES, RSA, RSA-PSS en ECC-bewerkingen
- Integratie van post-quantum cryptografie in nieuwe generaties RISC-V-processoren
- Technieken ter mitigering van side-channel aanvallen: constante tijd uitvoering, masking en gebruik van hardware-gestuurde willekeurige getallengeneratoren
Geavanceerd ontwerp van aangepaste architecturen en instructie-extensies
Gespecialiseerde architecturen en maatwerk-instructie-ontwerpen
- Methodologie voor het ontwikkelen van nieuwe instructie-extensies: codering, analyse van ABI-effecten en indiening bij RISC-V International
- Ontwerp van aangepaste registerbestanden via CBAR-registers om operanden te routeren
- Aanpassing van de instructiepijplijn, detectie van hazards en modificaties aan de pijplijnstructuur bij implementatie van nieuwe extensies
Verificatie en validatie van aangepaste architectuurwijzigingen
- Bouw van testbench-cases voor nieuwe instructie-extensies: gerichte en willekeurige stimulusgeneratie
- Implementatie van regressietest-frameworks met betrouwbare dekkingsanalyse bij verificatiedoeleinden
- Evaluatie van interoperabiliteit: controleren of maatwerk-instructies in overeenstemming blijven met geldende ABI-beperkingen
Toepassingen van RISC-V in veiligheidskritische systemen en de automobielsector
Naleving van functional safety- en automobielenstandaarden
- Voldoen aan ISO 26262-eisen voor functionele veiligheid bij gebruik in auto-industrieprocessors
- Classificatie volgens ASIL-Q-normen en ontwikkeling van veiligheidshandleidingen voor RISC-V-silicium-IP
- Deterministische interruptbehandeling, gebruik van lockstep-coreparen en effectieve geheugenbescherming in kritische RISC-V-systemen
Toepassingen in industriële real-time- en edge-computingomgevingen
- Compliance met IEC 61508 SIL-eisen en beheersing van gedrag via deterministische scheduling op RISC-V-multicore-systemen
- Ontwikkeling van industriële IoT-gateway-oplossingen gebaseerd op RISC-V: connectiviteit, edge-analyse-tools en OTA-firmware-updates
Slotproject: Ontwikkeling van een volledig RISC-V-systeem
Project in het gehele ontwikkelingsproces
- Ontwerp van de systeemarchitectuur inclusief specifieke ISA-extensies en basisconfiguratieparameters voor een gedefinieerd doeleinde
- Implementatie in SystemVerilog met UVM-testbench-cases en verificatie via formele methoden
- Prototypen maken in FPGA’s, bouw van bootfirmware en integratie van bare-metal driverpakketten
- Aanpassing van Linux BSP’s en compilerspecifieke toolchains voor het zelfontworpen RISC-V-kernproject
- Implementeren van AI-werkbelastingen: NPU-integratie, modelquantisatie en beoordeling van systeemprestaties
- Uitvoeren van uitgebreide veiligheidscontroles: validatie van PMP-mechanismen, secure boot en cryptografische versnellingseffectiviteit
- Documentatie van technische ontwerpkeuzes, strategieën voor intellectuele eigendom en presentaties gericht op multidisciplinaire teams
Vereisten
Geen vereisten.
21 Uren
Aangepaste bedrijfsopleiding
Opleidingsoplossingen ontworpen exclusief voor bedrijven.
- Aangepaste inhoud: We passen de syllabus en praktijkopdrachten aan naar de echte doelen en behoeften van uw project.
- Voor flexibel schema: Datums en tijden aangepast aan het rooster van uw team.
- Formaat: Online (live), In-company (bij uw kantoren) of Hybride.
Prijs per privégroep, online live training, startend vanaf 4800 € + BTW*
Neem contact met ons op voor een exacte offerte en om onze laatste promoties te horen
Reviews (2)
De uitleg en interactie van de trainer waren echt goed; zelfs als ik waarschijnlijk niet genoeg ervaring had, heb ik er veel aan geleerd!
Pieter Bruynseels - Spot Buy Center BV
Cursus - Design Patterns
Automatisch vertaald
Ik vond het platform dat we gebruikten erg leuk. Het was echt aangenaam en gemakkelijk in gebruik. Ik vond de sectie over TypeScript geweldig, vooral het gedeelte over namespaces en modules.
Robert - DB Global Technology
Cursus - JavaScript - Advanced Programming
Automatisch vertaald
